[2017 KCS] 3차원 시뮬레이션을 이용한 Gate-All-Around Nanowire FET의 PVE(Process Variation Effect)에 의한 GIDL분석

바로가기 메뉴: 본문 바로가기; 푸터 바로가기

서울대학교

TOP

Home · [2017 KCS] 3차원 시뮬레이션을 이용한 Gate-All-Around Nanowire FET의 PVE(Process Variation Effect)에 의한 GIDL분석

[2017 KCS] 3차원 시뮬레이션을 이용한 Gate-All-Around Nanowire FET의 PVE(Process Variation Effect)에 의한 GIDL분석

기간

2017

참가자

김신근, 서영수, 강명곤, 신형철

대회명

Korean Conference on Semiconductors

김신근, 서영수, 강명곤, 신형철, “3차원 시뮬레이션을 이용한 Gate-All-Around Nanowire FET의 PVE(Process Variation Effect)에 의한 GIDL분석”, Korean Conference on Semiconductors(KCS), 2017.

[2017 KCS] 3차원 시뮬레이션을 이용한 Gate-All-Around Nanowire FET의 PVE(Process Variation Effect)에 의한 GIDL분석

DRL