62nm CMOS 기술을 적용한 20 GHz 이하의 1단 저잡음 증폭기 설계 - DRL

바로가기 메뉴: 본문 바로가기; 푸터 바로가기

서울대학교

사이트맵

TOP

Home · 62nm CMOS 기술을 적용한 20 GHz 이하의 1단 저잡음 증폭기 설계

Home · 62nm CMOS 기술을 적용한 20 GHz 이하의 1단 저잡음 증폭기 설계

62nm CMOS 기술을 적용한 20 GHz 이하의 1단 저잡음 증폭기 설계

저자

Shen Yehao, Jaehong Lee, Hyungcheol Shin

저널 정보

전자공학회논문지(SD)

출간연도

2009

링크